网站导航

合作伙伴

当前位置:主页 > 合作伙伴 >
ag贵宾会基于FPGA芯片EP3C40Q240C8实现多普勒展宽系
时间:2020-08-02 11:44

  作为一种新兴的核技术, 正电子湮没谱学用于缺陷研究,取得了不少成果。正电子湮没谱学研究空位型缺陷是基于湮没辐射所带出的电子密度和电子动量密度的信息。多普勒展宽谱的低动量部分对应于正电子与传导电子或价电子湮没的动量信息,而高动量部分则主要反映了核心电子的动量分布信息。

  高纯锗探测器是核技术测量中的一种常用的探测器,可以将探测到的核射线转换为相应的电脉冲信号,有很高的能量分辨率。传统的模拟脉冲幅度分析器由核探测器输出的电脉冲信号经过电荷放大器后在前置放大器中调节幅度,之后分别在脉冲成型电路、峰值保持电路中分别处理以得到脉冲信号的峰值,最后通过低速ADC的采样转化为数字信号。这样的模拟脉冲幅度分析仪增加了系统的死时间,降低了脉冲计数率,堆积识别难度较大,使得能量分辨率降低。因此本文提出了一种直接由高速ADC采样,ag贵宾会,在FPGA中进行数字信号算法处理的全数字双通道符合多普勒展宽系统。

  本文通过全数字方法,设计硬件电路、嵌入式软件和上位机软件,开发符合多普勒展宽谱系统。采用了80 M、16 bit模数转换芯片AD9269,保证了系统的速度和精度。FPGA选择了Altera公司的Cyclone III 的EP3C40Q240C8芯片,其运算处理能力强,可以实现本次设计的数据处理。通过Quartus II软件与系统电路协同设计,实现了原始波形降噪、快慢梯形滤波、基线恢复、堆积识别、幅度提取、阈值判断等算法。在与上位机通信方面,选择了以太网物理层芯片KSZ902RN,传输速度达到125 MB/s,采用UDP协议传输数据包。

  基于FPGA的全数字双通道符合多普勒展宽系统结构如图1所示,两个探测器探测到的脉冲信号分别进入两个通道,经过放大器后进入ADC,转化为数字信号。数字脉冲信号进入FPGA进行处理,获得的时间信息和幅度信息通过千兆以太网模块发送至上位机软件,进行能谱显示和符合谱分析。同时上位机可设置参数发送至FPGA进行一些参数的调节。

  从探测器出来的电脉冲信号,经过可编程放大器放大后,进入高速ADC进行转化,从而得到相对应的数字脉冲信号。为了充分发挥高纯锗探测器的高分辨率的性能,需要设计低噪声的模拟信号调节电路,ag贵宾会以及使用高分辨率的ADC。本次设计选择了ADI公司推出的80 M、16 bit的模数转换芯片AD9269,使得谱线道,从而获得高能量分辨率的能谱图。

  为了提高系统的能量分辨率,考虑了对原始脉冲信号的降噪平滑处理。从ADC输出的数字信号经过五点平滑处理后,获得了更加平滑的信号,噪声明显减弱。波形降噪前后波形如图2所示,图中数据为系统运行时使用SignalTap II Logic Analyzer实时采集到的脉冲信号以及降噪后的信号。

  脉冲信号经过慢速梯形滤波算法后,得到了幅度相等的等腰梯形。梯形滤波成型公式如下:

  其中,Vi是经过ADC采样后的输入信号,na是梯形滤波器的上升时间,nc是梯形滤波器的上升与平顶时间之和。是指数脉冲的下降沿时间常数。该算法在FPGA中的实现方法如图3所示。

  经过梯形滤波后的波形如图4所示,图中数据为系统运行时使用SignalTap II Logic Analyzer实时采集到的降噪后的脉冲信号以及该信号经过梯形滤波成型之后的信号。

  从图4可以看出,滤波以后,梯形的基线的位置,对幅度的提取有影响,所以需要使基线恢复。使用滑动平均窗口,在梯形到来前的K个点取平均值,得到的数值就是该梯形的基线值。将滑动平均窗口模块再对梯形从到来到结束的时刻取平均值,得到的最大值扣除基线值即是该梯形的修正幅度。

  由于有些脉冲相互之间的距离较近,可能引起梯形堆积,使系统计算出错误的幅度值,从而导致系统能量分辨率下降。所以本系统采取了堆积识别的方式,将堆积的梯形识别出来,并将之剔除,不算入幅度提取中,减小了堆积对能量分辨率的影响。具体方法是使用阈值判断定位两个脉冲之间的距离,距离小于梯形宽度时,即认为这两个脉冲产生堆积,不对这两个脉冲的幅度进行记录和传输。

  对脉冲到来的时间定位,采取的是阈值判断的方法。使用快速梯形成型法对原始脉冲进行处理,再对宽度极小的梯形信号进行阈值判断,当某时刻的梯形数值大于阈值,就认为该时刻为脉冲到来的时刻。使用计数器来记录时间,将脉冲到来的时刻与幅度信息一起打包发送给上位机。时间信息精确到一个系统时钟周期,即33 ns。

  系统采用千兆以太网来传输数据,MAC芯片为KSZ902RN。FPGA将脉冲信号的幅度和时间信息传送给上位机,上位机显示能谱和符合谱;上位机给FPGA发送指令,以调节系统增益。

  考虑到传输速度以及在FPGA上的实现难度,本次设计选择了在FPGA上移植了UDP协议的网络发送模块。

  系统采样率为30 MHz,采用Altera公司的FPGA芯片EP3C40Q240C8,FPGA的资源占用情况如表1所示,占用资源在系统限度之内[6]。

  其中,FWHM(Full Width at Half Maximum)为半高宽,即能谱上全能峰峰位计数值一半处的宽度;CH是能谱全能峰峰位对应的脉冲幅度。

  本次系统测试的双通道能谱如图5和图6所示。系统放射源为Na22,高纯锗探测器使用ORTEC公司的 GEM-10175,在25 ℃恒定室温条件下,来探测系统的能量分辨率。低能处(5 612道和5 628道)谱峰对应能量为511 KeV的光子全能峰,高能处(13 660道和13 923道)谱峰对应能量为1.275 MeV的光子全能峰。通道A的半高宽为2.924 KeV,通道B的半高宽为2.642 KeV,根据公式计算能得出,通道A的能量分辨率为0.21%,通道B的能量分辨率为0.19%。两个通道的差异较小,且能量分辨率较高,基本达到预先设定的能量分辨率0.2%的目标。

  正电子湮没符合多普勒展宽谱在核物理探测和物质缺陷中有非常重要的意义。通过两个湮没的能量符合,可以消除探测器能量收集不全和堆积效应,大大降低湮没全能峰的本底,从而通过湮没的多普勒展宽得到电子的动量分布[7]。系统测得二维的符合多普勒展宽谱如图7所示。图中椭圆长轴方向对应于两个湮没能量之和为2m0c2(m0为电子静止质量,c为真空中的光速),因而对角线上的点代表两个探测器探测到的湮没的能量基本没有误差,即,既没有堆积,电荷收集也很完全。所以,只要在这条对角线上取一条带,投影到对角线上,就得到正负电子对的动量在探测方向的分量的分布,如图8所示。图8中心点是两个的能量都是511 keV,电子动量为零时的湮没事件计数。图8的横轴乘以道宽则为cPL(c为真空中的光速,PL为电子动量在出射方向的分量)。而旁边的点代表电子动量为PL的计数。总之,图8实际上就是代表电子动量的分布[7]。

  从收谱软件的符合谱计算结果可以看出,峰本比为2.7×105:1,达到了设定的初始指标105:1。

  本文提出了一种基于FPGA的全数字双通道符合多普勒展宽系统设计,可以实现对和脉冲信号的实时采集和传输,并且实现了在FPGA上编写程序以进行脉冲幅度提取、时间定位、与上位机通信等功能。系统的实验测试结果表明,系统采集到的能谱具有较高的能量分辨率,二维符合图谱正常展宽,能量分辨率和符合谱峰本比达到了预期的目标。

联系方式

邮件:784062@qq.com
传真:010-68233876
地址:010-68233876
地址:北京海淀区良乡工业开发区建设路22号